SoftCAM : una memoria direccionable por contenido para dispositivos de lógica programable
Diseño implementación y verificación de una arquitectura de memoria direccionable por contenido (CAM) para ser sintetizada y desplegada en dispositivos de lógica programable como una FPGA.
- Autores:
-
Mendivelso Pardo, Danilo Andrés
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2016
- Institución:
- Pontificia Universidad Javeriana
- Repositorio:
- Repositorio Universidad Javeriana
- Idioma:
- spa
- OAI Identifier:
- oai:repository.javeriana.edu.co:10554/21444
- Acceso en línea:
- http://hdl.handle.net/10554/21444
- Palabra clave:
- Memoria direccionable por contenido
Diseño de circuitos digitales
VHDL
Memoria
FPGA
Content Addressable Memory (CAM)
Digital circuit design
VHDL
Memory
FPGA
Ingeniería electrónica - Tesis y disertaciones académicas
Dispositivos de almacenamiento (Computadores)
Diseño de circuitos electrónicos
- Rights
- openAccess
- License
- Atribución-NoComercial-SinDerivadas 4.0 Internacional
| id |
JAVERIANA2_cf250c01c76f1afaaa96bd129403f64d |
|---|---|
| oai_identifier_str |
oai:repository.javeriana.edu.co:10554/21444 |
| network_acronym_str |
JAVERIANA2 |
| network_name_str |
Repositorio Universidad Javeriana |
| repository_id_str |
|
| dc.title.spa.fl_str_mv |
SoftCAM : una memoria direccionable por contenido para dispositivos de lógica programable |
| title |
SoftCAM : una memoria direccionable por contenido para dispositivos de lógica programable |
| spellingShingle |
SoftCAM : una memoria direccionable por contenido para dispositivos de lógica programable Memoria direccionable por contenido Diseño de circuitos digitales VHDL Memoria FPGA Content Addressable Memory (CAM) Digital circuit design VHDL Memory FPGA Ingeniería electrónica - Tesis y disertaciones académicas Dispositivos de almacenamiento (Computadores) Diseño de circuitos electrónicos |
| title_short |
SoftCAM : una memoria direccionable por contenido para dispositivos de lógica programable |
| title_full |
SoftCAM : una memoria direccionable por contenido para dispositivos de lógica programable |
| title_fullStr |
SoftCAM : una memoria direccionable por contenido para dispositivos de lógica programable |
| title_full_unstemmed |
SoftCAM : una memoria direccionable por contenido para dispositivos de lógica programable |
| title_sort |
SoftCAM : una memoria direccionable por contenido para dispositivos de lógica programable |
| dc.creator.fl_str_mv |
Mendivelso Pardo, Danilo Andrés |
| dc.contributor.advisor.none.fl_str_mv |
Viveros Moreno, Francisco Uribe Aponte, Jose Luis |
| dc.contributor.author.none.fl_str_mv |
Mendivelso Pardo, Danilo Andrés |
| dc.subject.spa.fl_str_mv |
Memoria direccionable por contenido Diseño de circuitos digitales VHDL Memoria FPGA |
| topic |
Memoria direccionable por contenido Diseño de circuitos digitales VHDL Memoria FPGA Content Addressable Memory (CAM) Digital circuit design VHDL Memory FPGA Ingeniería electrónica - Tesis y disertaciones académicas Dispositivos de almacenamiento (Computadores) Diseño de circuitos electrónicos |
| dc.subject.keyword.spa.fl_str_mv |
Content Addressable Memory (CAM) Digital circuit design VHDL Memory FPGA |
| dc.subject.armarc.spa.fl_str_mv |
Ingeniería electrónica - Tesis y disertaciones académicas Dispositivos de almacenamiento (Computadores) Diseño de circuitos electrónicos |
| description |
Diseño implementación y verificación de una arquitectura de memoria direccionable por contenido (CAM) para ser sintetizada y desplegada en dispositivos de lógica programable como una FPGA. |
| publishDate |
2016 |
| dc.date.created.none.fl_str_mv |
2016 |
| dc.date.accessioned.none.fl_str_mv |
2017-06-13T22:11:52Z 2020-04-16T16:40:49Z |
| dc.date.available.none.fl_str_mv |
2017-06-13T22:11:52Z 2020-04-16T16:40:49Z |
| dc.type.local.spa.fl_str_mv |
Tesis/Trabajo de grado - Monografía - Pregrado |
| dc.type.coar.spa.fl_str_mv |
http://purl.org/coar/resource_type/c_7a1f |
| dc.type.driver.none.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
| format |
http://purl.org/coar/resource_type/c_7a1f |
| dc.identifier.uri.none.fl_str_mv |
http://hdl.handle.net/10554/21444 |
| dc.identifier.instname.spa.fl_str_mv |
instname:Pontificia Universidad Javeriana |
| dc.identifier.reponame.spa.fl_str_mv |
reponame:Repositorio Institucional - Pontificia Universidad Javeriana |
| dc.identifier.repourl.spa.fl_str_mv |
repourl:https://repository.javeriana.edu.co |
| url |
http://hdl.handle.net/10554/21444 |
| identifier_str_mv |
instname:Pontificia Universidad Javeriana reponame:Repositorio Institucional - Pontificia Universidad Javeriana repourl:https://repository.javeriana.edu.co |
| dc.language.iso.spa.fl_str_mv |
spa |
| language |
spa |
| dc.rights.licence.*.fl_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional |
| dc.rights.uri.*.fl_str_mv |
http://creativecommons.org/licenses/by-nc-nd/4.0/ |
| dc.rights.accessrights.none.fl_str_mv |
info:eu-repo/semantics/openAccess |
| dc.rights.coar.spa.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
| rights_invalid_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional http://creativecommons.org/licenses/by-nc-nd/4.0/ http://purl.org/coar/access_right/c_abf2 |
| eu_rights_str_mv |
openAccess |
| dc.format.spa.fl_str_mv |
PDF |
| dc.format.mimetype.spa.fl_str_mv |
application/pdf |
| dc.publisher.spa.fl_str_mv |
Pontificia Universidad Javeriana |
| dc.publisher.program.spa.fl_str_mv |
Ingeniería Electrónica |
| dc.publisher.faculty.spa.fl_str_mv |
Facultad de Ingeniería |
| institution |
Pontificia Universidad Javeriana |
| bitstream.url.fl_str_mv |
http://repository.javeriana.edu.co/bitstream/10554/21444/1/MendivelsoPardoDaniloAndres2016.pdf http://repository.javeriana.edu.co/bitstream/10554/21444/2/MendivelsoPardoDaniloAndres2016.pdf.jpg |
| bitstream.checksum.fl_str_mv |
9549cfa29767635086986d62a02fb9e1 86a33696b424b6c99639e3a8a90e8a7d |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
| repository.name.fl_str_mv |
Repositorio Institucional - Pontificia Universidad Javeriana |
| repository.mail.fl_str_mv |
repositorio@javeriana.edu.co |
| _version_ |
1814337650065145856 |
| spelling |
Atribución-NoComercial-SinDerivadas 4.0 Internacionalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessDe acuerdo con la naturaleza del uso concedido, la presente licencia parcial se otorga a título gratuito por el máximo tiempo legal colombiano, con el propósito de que en dicho lapso mi (nuestra) obra sea explotada en las condiciones aquí estipuladas y para los fines indicados, respetando siempre la titularidad de los derechos patrimoniales y morales correspondientes, de acuerdo con los usos honrados, de manera proporcional y justificada a la finalidad perseguida, sin ánimo de lucro ni de comercialización. De manera complementaria, garantizo (garantizamos) en mi (nuestra) calidad de estudiante (s) y por ende autor (es) exclusivo (s), que la Tesis o Trabajo de Grado en cuestión, es producto de mi (nuestra) plena autoría, de mi (nuestro) esfuerzo personal intelectual, como consecuencia de mi (nuestra) creación original particular y, por tanto, soy (somos) el (los) único (s) titular (es) de la misma. Además, aseguro (aseguramos) que no contiene citas, ni transcripciones de otras obras protegidas, por fuera de los límites autorizados por la ley, según los usos honrados, y en proporción a los fines previstos; ni tampoco contempla declaraciones difamatorias contra terceros; respetando el derecho a la imagen, intimidad, buen nombre y demás derechos constitucionales. Adicionalmente, manifiesto (manifestamos) que no se incluyeron expresiones contrarias al orden público ni a las buenas costumbres. En consecuencia, la responsabilidad directa en la elaboración, presentación, investigación y, en general, contenidos de la Tesis o Trabajo de Grado es de mí (nuestro) competencia exclusiva, eximiendo de toda responsabilidad a la Pontifica Universidad Javeriana por tales aspectos. Sin perjuicio de los usos y atribuciones otorgadas en virtud de este documento, continuaré (continuaremos) conservando los correspondientes derechos patrimoniales sin modificación o restricción alguna, puesto que, de acuerdo con la legislación colombiana aplicable, el presente es un acuerdo jurídico que en ningún caso conlleva la enajenación de los derechos patrimoniales derivados del régimen del Derecho de Autor. De conformidad con lo establecido en el artículo 30 de la Ley 23 de 1982 y el artículo 11 de la Decisión Andina 351 de 1993, “Los derechos morales sobre el trabajo son propiedad de los autores”, los cuales son irrenunciables, imprescriptibles, inembargables e inalienables. En consecuencia, la Pontificia Universidad Javeriana está en la obligación de RESPETARLOS Y HACERLOS RESPETAR, para lo cual tomará las medidas correspondientes para garantizar su observancia.http://purl.org/coar/access_right/c_abf2Viveros Moreno, FranciscoUribe Aponte, Jose LuisMendivelso Pardo, Danilo Andrés2017-06-13T22:11:52Z2020-04-16T16:40:49Z2017-06-13T22:11:52Z2020-04-16T16:40:49Z2016http://hdl.handle.net/10554/21444instname:Pontificia Universidad Javerianareponame:Repositorio Institucional - Pontificia Universidad Javerianarepourl:https://repository.javeriana.edu.coDiseño implementación y verificación de una arquitectura de memoria direccionable por contenido (CAM) para ser sintetizada y desplegada en dispositivos de lógica programable como una FPGA.Architecture design, implementation and verification of a content addressable memory (CAM) intended for synthesis and deployment in programmable logic devices such as FPGA.Ingeniero (a) ElectrónicoPregradoPDFapplication/pdfspaPontificia Universidad JaverianaIngeniería ElectrónicaFacultad de IngenieríaMemoria direccionable por contenidoDiseño de circuitos digitalesVHDLMemoriaFPGAContent Addressable Memory (CAM)Digital circuit designVHDLMemoryFPGAIngeniería electrónica - Tesis y disertaciones académicasDispositivos de almacenamiento (Computadores)Diseño de circuitos electrónicosSoftCAM : una memoria direccionable por contenido para dispositivos de lógica programableTesis/Trabajo de grado - Monografía - Pregradohttp://purl.org/coar/resource_type/c_7a1finfo:eu-repo/semantics/bachelorThesisORIGINALMendivelsoPardoDaniloAndres2016.pdfapplication/pdf2333777http://repository.javeriana.edu.co/bitstream/10554/21444/1/MendivelsoPardoDaniloAndres2016.pdf9549cfa29767635086986d62a02fb9e1MD51open accessTHUMBNAILMendivelsoPardoDaniloAndres2016.pdf.jpgIM Thumbnailimage/jpeg3746http://repository.javeriana.edu.co/bitstream/10554/21444/2/MendivelsoPardoDaniloAndres2016.pdf.jpg86a33696b424b6c99639e3a8a90e8a7dMD52open access10554/21444oai:repository.javeriana.edu.co:10554/214442022-05-03 16:08:30.953Repositorio Institucional - Pontificia Universidad Javerianarepositorio@javeriana.edu.co |