Interconexión de procesadores a una memoria compartida mediante una arquitectura de interconexión de sistema en chip WISHBONE
Este trabajo de grado desarrolló una arquitectura de interconexión WISHBONE con todos los bloques y señales necesarias para realizar la interconexión de 3 procesadores RISC-V independientes con una memoria compartida. Este sistema se implementó en hardware en una FPGA DE2-115 y los resultados fueron...
- Autores:
-
Bernal Sáenz, Juan Pablo
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2021
- Institución:
- Pontificia Universidad Javeriana
- Repositorio:
- Repositorio Universidad Javeriana
- Idioma:
- spa
- OAI Identifier:
- oai:repository.javeriana.edu.co:10554/62023
- Acceso en línea:
- http://hdl.handle.net/10554/62023
- Palabra clave:
- Sistemas Digitales
Procesador
Arquitectura de interconexión
System on a chip
FPGA
Open hardware
Ingeniería electrónica - Tesis y disertaciones académicas
Arquitectura de software
Sistemas expertos (Computadores)
Interconexiones (Circuitos integrados)
- Rights
- openAccess
- License
- Atribución-NoComercial-SinDerivadas 4.0 Internacional
| Summary: | Este trabajo de grado desarrolló una arquitectura de interconexión WISHBONE con todos los bloques y señales necesarias para realizar la interconexión de 3 procesadores RISC-V independientes con una memoria compartida. Este sistema se implementó en hardware en una FPGA DE2-115 y los resultados fueron visualizados por medio de un analizador de estados lógico. |
|---|