Diseño e implementación de un procesador IP CORE en un dispositivo de lógica programable FPGA

Ingeniero (a) Electrónico

• Autores: Viveros Rocha, Anamaría
• Tipo de recurso: Trabajo de grado de pregrado
• Fecha de publicación: 2010
• Institución: Pontificia Universidad Javeriana
• Repositorio: Repositorio Universidad Javeriana
• Idioma: spa
• OAI Identifier: oai:repository.javeriana.edu.co:10554/7022
• Acceso en línea: http://hdl.handle.net/10554/7022
• Palabra clave: Validación de programas para computador; Programación (Computadores electrónicos); Matrices lógicas programables; Ingeniería electrónica - Tesis y disertaciones académicas
• Rights: openAccess
• License: Atribución-NoComercial-SinDerivadas 4.0 Internacional