Traductor AHPL-VHDL

Los lenguajes de descripción hardware permiten realizar una descripción formal de un circuito electrónico, posibilitando a su vez, su análisis automático y simulación. Sus orígenes se remontan a la década de los 70 producto de la complejidad que estaba representando el diseño de estos circuitos. En un principio surge A Hardware Programming Language (AHPL) partiendo de APL como base, contando con características hardware adicionales e implementándose por poco más de una década [2]. Tiempo después, gracias al acelerado desarrollo de las nuevas tecnologías y con el fin de poder diseñar circuitos digitales cada vez mas potentes y complejos, se creó VHDL [1]. Este lenguaje fue el escogido por el instituto de ingenieros eléctricos y electrónicos como estándar de diseño hace aproximadamente tres décadas. La gran capacidad de este lenguaje permitió que desde aquellos días, hasta hoy, se use con éxito en el diseño de diversos sistemas digitales, independiente de su complejidad [3]. A pesar de la gran influencia que tuvo el lenguaje AHPL en su época, a día de hoy no se usa mucho. La complejidad que se puede alcanzar con VHDL comparado con AHPL es tan superior, que en los cursos de hoy en día, muchos estudiantes son introducidos a los lenguajes de descripción hardware con VHDL. Dicho lo anterior, en muchas ocasiones, los estudiantes aprenden a diseñar diversos tipos de sistemas, sin embargo, “muchas de las instrucciones y construcciones secuenciales en VHDL no tienen una representación hardware”, lo que dificulta tener un mayor entendimiento del sistema a un bajo nivel [1]. Siguiendo con la idea anterior, este documento contiene el diseño, implementación, verificación y validación de un traductor de lenguaje AHPL a VHDL. Cabe recalcar que el propósito de este proyecto es orientar la herramienta a un ámbito educativo, en donde los estudiantes tengan la posibilidad de diseñar un sistema AHPL y obtener su equivalente VHDL. Con esto se fomenta el aprendizaje del diseño digital en bajo nivel, además de poder comparar el mismo sistema en dos lenguajes distintos.

• Autores: Pérez Echeverry, Juan Guillermo; Viana De Ávila, Leonardo Jose
• Tipo de recurso: Trabajo de grado de pregrado
• Fecha de publicación: 2022
• Institución: Pontificia Universidad Javeriana
• Repositorio: Repositorio Universidad Javeriana
• Idioma: spa
• OAI Identifier: oai:repository.javeriana.edu.co:10554/65119
• Acceso en línea: http://hdl.handle.net/10554/65119
• Palabra clave: AHPL; VHDL; lenguaje; HDL; traductor; léxico; sintaxis; token; código; LEX; YACC; gramática; BNF; semántica; entradas; salidas; memorias; buses; lógica; AHPL; VHDL; language; HDL; translator; lexicon; syntax; token; code; LEX; YACC; grammar; BNF; semantics; inputs; outputs; memory; buses; logic; Ingeniería electrónica - Tesis y disertaciones académicas; Lexico
• Rights: openAccess
• License: Atribución-NoComercial-SinDerivadas 4.0 Internacional